

PATENT ABSTRACTS OF JAPAN

(11) Publication number : 2001-345733
(43) Date of publication of application : 14. 12. 2001

(51) Int. Cl. H04B 1/44
H01P 1/15


(21) Application number : 2000-163065 (71) Applicant : KYOCERA CORP
(22) Date of filing : 31. 05. 2000 (72) Inventor : SAKIMOTO YOSHIHIRO

(54) TRANSMISSION/RECEIVING CONTROL CIRCUIT

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a small transmission/receiving control circuit in which leakage of receiving signal is suppressed while reducing insertion loss at a transmitting terminal upon receiving a signal.

SOLUTION: The transmission/receiving control circuit comprises an antenna terminal, first and second transmitting terminals to be connected with a transmission circuit, first and second receiving terminals to be connected with a receiving circuit, a diplexer to be connected with the antenna terminal, first and third PIN diodes and first and second low-pass filters to be connected between the first and second transmitting terminals and the diplexer, first and second transmission lines to be connected between the first and second receiving terminals and the diplexer, second and fourth PIN diode to be connected between the first and second transmission lines and a ground electrode, and first and second control terminals for controlling transmission/receiving wherein the impedance of the first low-pass filter viewed from the antenna terminal side is set lower than the impedance viewed from the first transmitting terminal side.



LEGAL STATUS

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2001-345733

(P2001-345733A)

(43) 公開日 平成13年12月14日 (2001. 12. 14)

(51) Int.Cl.⁷

識別記号

F I

テーマコード^{*}(参考)

H 0 4 B 1/44

H 0 4 B 1/44

5 J 0 1 2

H 0 1 P 1/15

H 0 1 P 1/15

5 K 0 1 1

審査請求 未請求 請求項の数 2 O L (全 9 頁)

(21) 出願番号 特願2000-163065(P2000-163065)

(22) 出願日 平成12年 5 月31日 (2000. 5. 31)

(71) 出願人 000006633

京セラ株式会社

京都府京都市伏見区竹田島羽殿町 6 番地

(72) 発明者 崎本 吉大

鹿児島県国分市山下町 1 番 1 号 京セラ株式会社鹿児島国分工場内

Fターム(参考) 5J012 BA04

5K011 DA02 DA22 DA23 EA06 FA01


GA04 JA01 KA04

(54) 【発明の名称】 送受信制御回路

(57) 【要約】

【課題】 本発明は、小型でかつ受信時において送信端子に受信信号の漏れを少なくし、受信時の挿入損失が小さくできる送受信制御回路を提供する。

【解決手段】 アンテナ端子と、送信回路が接続される第1、第2の送信端子と、受信回路が接続される第1、第2の受信端子と、アンテナ端子に接続されるダイプレクサと、第1及び第2の送信端子とダイプレクサ間に接続される第1及び第3のPINダイオードと第1及び第2のローパスフィルタと、第1及び第2の受信端子とダイプレクサの間に接続される第1及び第2の伝送線路と、第1及び第2の伝送線とグラウンド電極間に接続される第2及び第4のPINダイオードと、送受信を制御する第1、第2の制御端子とを備え、第1のローパスフィルタのアンテナ端子側からみたインピーダンスが第1の送信端子側からみたインピーダンスより小さく設定した。



【特許請求の範囲】

【請求項1】第1の送信端子とダイプレクサとの間に接続される第1のPINダイオード及び第1のローパスフィルタと、

第1の受信端子と前記ダイプレクサとの間に接続される第1の伝送線路と、該第1の伝送線の受信端子側とグランド電極との間に接続される第2のPINダイオードと、第2の送信端子と前記ダイプレクサとの間に接続される第3のPINダイオードと、

第2の受信端子と前記ダイプレクサとの間に接続される第2の伝送線路と、該第2の伝送線の受信端子側とグランド電極との間に接続される第4のPINダイオードと、

第1及び第2のPINダイオードのON/OFFを制御するバイアス信号が供給される第1、第2の制御端子とを備えてなる送受信制御回路において、前記第1のローパスフィルタは、前記アンテナ端子側からみたインピーダンスが前記第1の送信端子側からみたインピーダンスよりも小さく設定されていることを特徴とする送受信制御回路。

【請求項2】前記第2の送信端子と第3のPINダイオードとの間に、第2のローパスフィルタを接続配置するとともに、該第2のローパスフィルタは、アンテナ端子側からみたインピーダンスが第2の送信端子側からみたインピーダンスよりも小さく設定されていることを特徴とする請求項1記載の送受信制御回路。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、デュアルバンド対応携帯電話端末用の送受信制御回路に関するものである。

【0002】

【従来の技術】送受信制御回路は、2つの異なる送受信周波数帯域対応の携帯電話機等において、アンテナと送信回路との接続、受信回路とアンテナとの切り替え用途としても用いられる。

【0003】この送受信制御回路の構成としては、図9に示すようにダイプレクサDと第1のスイッチング回路SW1、第2のスイッチング回路SW2とから構成されている。そして、ダイプレクサDの第3の端子30はアンテナANTに接続されており、ダイプレクサDの第1の端子31は、第1のスイッチング回路SW1に接続されており、ダイプレクサDの第2の端子32は、第2のスイッチング回路SW2に接続されている。そして、ダイプレクサDは、2つの異なる送受信周波数帯域のうちの一方の送受信信号を第1のスイッチング回路に接続し、他方の送受信周波数帯域の送受信信号を第2のスイッチング回路に接続するように動作する。

【0004】そして、第1のスイッチング回路SW1は、受信回路Rx、送信回路Txに接続される。また、

第1のスイッチング回路SW2は、同様に受信回路Rx、送信回路Txに接続される。

【0005】図10は、実体的な回路部図である。例えば、第1のスイッチング回路SW1側において、ダイプレクサDの第1の端子31は、コンデンサ2を介して、受信回路Rxに接続する受信信号経路と、送信回路Txに接続する送信信号経路に分かれている。受信信号経路では受信回路Rxと接続する端子が第1の受信端子23を有している。また、送信信号経路では送信回路Txに接続する端子が第1の送信端子24を有している。ここで、第1のスイッチング回路SW1で制御される受信信号を第1の受信信号（第1の受信信号の周波数帯域の中心的な周波数を f_{Rx1} 、その時の波長を λ_{Rx1} ）といい、その送信信号を第1の送信信号（第1の送信信号の周波数帯域で中心的な周波数を f_{Tx1} 、その時の波長を λ_{Tx1} ）という。

【0006】また、第2のスイッチング回路SW2においても、同様の回路構成であり、第2の受信端子25、第2の送信端子26を有している。そして、第2のスイッチング回路SW2で処理される受信信号を第2の受信信号（第2の受信信号の周波数帯域の中心的な周波数を f_{Rx2} 、その時の波長を λ_{Rx2} ）といい、その送信信号を第2の送信信号（第2の送信信号の周波数帯域で中心的な周波数を f_{Tx2} 、その時の波長を λ_{Tx2} ）という。

【0007】第1の送信端子24は、コンデンサ11、第1のローパスフィルタ41を介してスイッチング素子である第1のPINダイオード8のアノード側に接続され、この第1のPINダイオード8のカソード側はコンデンサ2及び第1の伝送線路3に接続されている。

【0008】また、コンデンサ2は、第1の伝送線路3の一端に接続されて、さらにコンデンサ7を介して第1の受信端子23に接続されている。

【0009】この第1の伝送線路3の線路長は、第1の送信端子24に供給される送信信号の周波数帯域で中心的な周波数を f_{Tx1} に対応する波長を λ_{Tx1} の1/4の長さ相当を有している。

【0010】また、第2のスイッチング素子であるPINダイオード4は、アノード側が第1の伝送線路3の受信端子側に接続され、この第2のPINダイオード4のカソードがコンデンサ6及びコイル5より構成される並列共振回路を介し接地される。

【0011】さらに、第1のPINダイオード8のアノード側には、第1のPINダイオード4、8のON/OFFを制御するバイアス電流を供給する端子27を備えている。具体的には、第1の制御端子27に供給されたバイアス電流は、抵抗10とコイル9が接続される。

【0012】ここで、コンデンサ2はPINダイオード4、8に流れるバイアス電流がダイプレクサ1およびダイプレクサ1の一部を介してグランドまたは高周波スイッチング回路の外に流れ出すことを防止するためのカッ

プリングコンデンサであり、コンデンサ7、11は第1及び第2のPINダイオード4、8に流れるバイアス電流が高周波スイッチング回路の外に流れ出すことを防止するためのカップリングコンデンサである。

【0013】第1のローパスフィルタ41は第1の送信信号の周波数を通過帯域内にもち、送信回路で発生する第1の送信信号の高調波成分を阻止するようにしてある。コイル9は第1の制御端子27と送信端子24間をハイインピーダンスに保ち送信信号が制御端子27に流れることを防ぐために用いられる。並列回路を構成しているコンデンサ5及びコイル6は、第1の送信端子24に入力される第1の送信信号の周波数において並列回路と第1の送信端子24に入力される送信信号の周波数においてインダクタンス性を示すインピーダンスをもつオン時のPINダイオード4と直列共振になるように定められる。

【0014】また、第2のスイッチング回路SW2側は、第2の伝送線路13の線路長さは、相違するものの、実質的に同様の構成となっている。

【0015】即ち、第2のスイッチング回路SW2は、第2の受信端子25、第2の送信端子26及び第2の制御端子28を有し、また、第2のローパスフィルタ42、第3のPINダイオード18、第4のPINダイオード14、コンデンサ12、16、17、21、コイル16、抵抗20を有している。

【0016】この第1のスイッチング回路SW1において、第1の送信信号の送信時において、第1の制御端子27より正の電圧を印加する。これにより第1、第2のPINダイオード8、4はバイアス電流が流れ、ON状態となる。そして、第1の送信信号の周波数において、第1の送信端子24とダイプレクサ1の第1の端子31間は第1のPINダイオード8、第1のローパスフィルタ41によりほとんど損失がなく接続される。またダイプレクサ1の第2の端子31と第1の受信端子23間の第1の伝送線路3は、第2のPINダイオード4及びコンデンサ6により直列共振回路を介して完全に接地されるためショートスタブとして動作する。この第1の伝送線路3が第1の送信信号での送信線路の入/4となるような線路長を持つためにダイプレクサ1の第2の端子31と第1の受信端子23間は高インピーダンス状態になりダイプレクサ1の第2の端子31と第1の受信端子23間は切り離された状態になる。

【0017】したがって、第1の送信端子24に入力された第1の送信信号は、第1の受信端子23にほとんど流れずダイプレクサ1の端子31にほとんど流れ、かつ第1の送信信号の高調波成分は第1のローパスフィルタ41により阻止される。ダイプレクサ1の端子31に入力された第1の送信信号はダイプレクサ1の端子30を介してアンテナ端子22に出力される。

【0018】また、第2の送信信号の送信時において、

第2の制御端子28より正の電圧を供給し、第3、4PINダイオード18、14をON状態とする。第2の送信信号の周波数において、第2の送信端子26とダイプレクサ1の端子32間は、第3のPINダイオード18、第2のローパスフィルタ42によりほとんど損失がなく接続される。またダイプレクサ1の端子32と第2の受信端子25との間の第2の伝送線路13は、第4のPINダイオード14及びコンデンサ16により直列共振回路より完全接地されるためショートスタブとして動作する。この第2の伝送線路13が第2の送信信号での送信線路の入/4となるような線路長を持つためにダイプレクサ1の端子32と第2の受信端子25との間は高インピーダンス状態になり、ダイプレクサ1の端子32と第2の受信端子25間は切り離された状態になる。

【0019】したがって第2の送信端子26に入力された第2の送信信号は第2の受信端子25にほとんど流れずダイプレクサ1の端子32にほとんど流れ、かつ第2の送信信号の高調波成分は第2のローパスフィルタ42により阻止される。

【0020】ダイプレクサ1の端子32に入力された第2の送信信号はダイプレクサ1の第1の端子30を介してアンテナ端子22に出力される。

【0021】また第1の受信時には、第1の制御端子27に負の逆バイアス電圧を加えるか、LOW状態として第1、第2のPINダイオード8、4を共にOFFにさせる。これにより、第1、第2のPINダイオード8、4は低容量成分になり、第1のPINダイオード8が低容量成分のため、第1の送信端子24とダイプレクサ1の端子31間を切断状態とする一方、ダイプレクサ1の端子31と第1の受信端子24間の第1の伝送線路3及びPINダイオード4が低容量成分のため、ダイプレクサ1の端子31と第1の受信端子23間はほとんど損失がなく接続される状態となる。

【0022】したがって、ダイプレクサ1を介して端子31に現れる第1の受信信号は、第1の送信端子24にほとんど流れず第1の受信端子23に伝送される。

【0023】第2の受信時においては、第2の制御端子28に負の逆バイアス電圧を加えるか、LOW状態とする。これにより、第3、第4のPINダイオード18、14を共にOFFさせることで、第3第4のPINダイオード18、14は低容量成分になり、第3のPINダイオード18が低容量成分のため第2の送信端子28とダイプレクサ1の端子32間を切断状態とする一方、ダイプレクサ1の端子32と第2の受信端子25間の伝送線路13及びPINダイオード14が低容量成分のため、ダイプレクサ1の端子32と第2の受信端子25との間はほとんど損失がなく接続される状態となる。

【0024】したがって、ダイプレクサ1を介して端子32に現れる第2の受信信号は、第2の送信端子26にほとんど流れず第2の受信端子25に伝送される。以

上のように第1の制御端子27に加える電圧により送受信制御回路はアンテナ端子22と第1の送信端子24、第1の受信端子23間の接続を切り替え、第2の制御端子28に加える電圧により高周波スイッチング回路は、アンテナ端子22と第1の送信端子26、第1の受信端子25間の接続を切り替え、かつ第1、第2の送信信号の高調波成分を阻止する送受信制御回路として動作する。また受信時において、アンテナ端子22と送信端子24、26とのアイソレーションをよくしている従来の技術として、特開平7-312568、特開平11-271777号がある。これらの送受信制御回路は、図11に示すように、伝送線路62のインダクタンスL(インダクタのインダクタンスLでもよい)とダイオードD61のオフ時の容量により並列共振回路を形成させることにより、受信時におけるアンテナ端子と送信端子とのアイソレーションを良好にしてきた。またアンテナ端子とグラウンド間の容量Cf2により伝送線路68の線路長は送信信号の $\lambda/4$ よりも小さくなっている。

【0025】

【発明が解決しようとする課題】しかしながら、送受信制御回路のさらなる低損失、小型化、低雑音が要求されており、図10に示した従来の技術では、受信時においてPINダイオード8のオフ時の容量により容量結合しておりPINダイオード8(18)からみたダイプレクサ側及びローパスフィルタ41(42)側のインピーダンス(通常50Ω)が大きいためANT端子22から送信端子24(28)への受信信号の漏れが大きくなる。

【0026】このため、受信時の挿入損失が大きくなり、さらに送信端子を介して送信回路に雑音が入るとい問題があった。

【0027】また特開平7-312568号、特開平11-271777号のようにオフ時のダイオードD61の容量とインダクタ(またはストリップライン)Lの並列共振回路によって受信時の受信信号のANT端子と送信端子Txへの漏れを少なくし、低挿入損失、低雑音を可能にできるが、コンデンサC63、インダクタ(またはストリップライン)62の追加が必要であり、回路が大型化してしまうことがあった。

【0028】本発明は上述の課題に鑑みて案出されたものであり、その目的は小型でかつ受信時において、ANT端子から送信端子に受信信号の漏れを少なくすることにより受信時の挿入損失が小さい送受信制御回路を提供することである。

【0029】

【課題を解決するための手段】本発明は、前記第1の送信端子と前記ダイプレクサとの間に接続される第1のPINダイオード及び第1のローパスフィルタと、前記第1の受信端子と前記ダイプレクサとの間に接続される第1の伝送線路と、該第1の伝送線の受信端子側とグラウンド電極との間に接続される第2のPINダイオードと、前

記第2の送信端子と前記ダイプレクサとの間に接続される第3のPINダイオードと、前記第2の受信端子とダイプレクサとの間に接続される第2の伝送線路と、該第2の伝送線路の受信端子側とグラウンド電極との間に接続される第4のPINダイオードと、第1及び第2のPINダイオードのON/OFFを制御するバイアス信号が供給される第1、第2の制御端子とを備えてなる送受信制御回路において、前記第1のローパスフィルタは、前記アンテナ端子側からみたインピーダンスが前記第1の送信端子側からみたインピーダンスよりも小さく設定されていることを特徴とする送受信制御回路である。

【0030】また、第2の送信端子と第3のPINダイオードとの間に、第2のローパスフィルタを接続配置するとともに、該第2のローパスフィルタは、アンテナ端子側からみたインピーダンスが第2の送信端子側からみたインピーダンスよりも小さく設定されている送受信制御回路である。

【作用】本発明の送受信制御回路は、ダイプレクサと送信端子間にPINダイオードとローパスフィルタが接続される。また、このPINダイオードは受信時にオフとなり、容量成分をもつが、ローパスフィルタのアンテナ端子側からみたインピーダンスが送信端子側からみたインピーダンスより低いので、受信時においてもダイプレクサと送信端子間のアイソレーションがよい。

【0031】図6として、オフ時のダイオードを入出力間に挿入した等価回路図を示す。また図7としてオフ時のダイオードC100を0.5pFとし入出力抵抗を40、50Ωと変化させたときの通過特性を示す。

【0032】またダイプレクサ側からみたローパスフィルタのインピーダンスは低い、ローパスフィルタはインピーダンス変換機能を持ち、送信端子側からみたインピーダンスは所定のインピーダンス(通常50Ω)なので、送信時の送信端子とANT端子間の挿入損失は小さいまある。また受信時においても、ダイプレクサから受信端子までの伝送線路によりインピーダンス整合できる。

【0033】図8として伝送線路による整合回路の説明図をしめす。ここで入力抵抗をRx1、出力抵抗をRx2、伝送線路の特性インピーダンスをZr、伝送線路の長さをlとすると、図8のインピーダンス整合条件は $Z_r = (R_{x1} \times R_{x2})^{1/2}$

$$l = (1/4 + n/2) \times \lambda \quad (\text{ここで } n = 0, 1, 2, 3 \dots)$$

である。

【0034】よってANT端子から入力された受信信号は送信端子への漏れが少なく受信端子に伝送されるため挿入損失が小さくすることができる。

【0035】

【発明の実施の形態】以下、本発明の送受信制御回路を

図面に基づいて詳説する。図1は、本発明の送受信制御回路の実体回路図を示す。この例は第1の送信信号の周波数 f_{Tx1} が第1の受信信号の周波数 f_{Rx1} よりも高く、第2の送信信号の周波数 f_{Tx2} が第1の受信信号の周波数 f_{Rx2} よりも低い場合となっている。また、図1に示す送受信制御回路は、図9のように第1のスイッチング回路SW1と第2のスイッチング回路SW2とダイプレクサD(1)とから構成されている。また、実施例において従来技術と同一部分は、同一符号を付して説明する。

【0036】図1において、第1の送信端子24は、コンデサ11、第1のローパスフィルタ71を介して第1のPINダイオード8のアノード側に接続されている。また、第1のPINダイオード8のカソード側は、伝送線路53及びコンデンサ2を介してダイプレサ1の第2の端子31に接続される。

【0037】この伝送線路53は第1の送信端子24に入力される第1の送信信号の中心周波数の波長 λ_{Tx1} に対して $1/4$ となるような線路長を有する。また伝送線路54は伝送線路53と同じ特性インピーダンス Z_{SL1} を有している。伝送線路53の線路長と伝送線路54の線路長の和が第1の受信信号の中心周波数の波長 λ_{Rx1} に対して $1/4$ となるような線路長を有する。

【0038】そして、このように伝送線路53は、伝送線路54、コンデンサ7を介して第1の受信端子23に接続される。

【0039】第2のPINダイオード4のアノード側は伝送線路53と伝送線路54との間で、設置との間に配置されている。この第2のPINダイオード4のカソード側はコンデンサ5及びコイル6より構成される並列共振回路を介し接地される。

【0040】このPINダイオード4、8にバイアス電流を供給することにより、スイッチ素子としてON/OFF制御している。尚、バイアス電流を与えために第1の制御端子27が、抵抗10とコイル9を介してPINダイオード8とローパスフィルタ71との間に接続されている。

【0041】ここで、コンデンサ2は、PINダイオードに流れるバイアス電流がダイプレクサ1およびダイプレクサ1の一部を介してグランドまたは高周波スイッチング回路の外に流れ出すことを防止するためのカップリングコンデンサであり、コンデンサ7、11は第1及び第2のPINダイオード8、4に流れるバイアス電流が高周波スイッチング回路の外に流れ出すことを防止するためのカップリングコンデンサである。

【0042】第1のローパスフィルタ71は第1の送信信号の周波数を通過帯域内にもち、送信回路で発生する第1の送信信号の高調波成分を阻止するようにしてあり、第1のローパスフィルタのアンテナ端子側からみたインピーダンス $Z_{LPF1ANT}$ が第1のローパスフィルタの

第1の送信端子側からみたインピーダンス $Z_{LPF1Tx1}$ より小さくなっている。

【0043】コイル9は第1の制御端子27と送信端子24間をハイインピーダンスに保ち送信信号が制御端子27に流れることを防ぐために用いられる。並列回路を構成しているコンデンサ5及びコイル6は第1の送信端子に入力される第1の送信信号の周波数において並列回路と第1の送信端子に入力される送信信号の周波数においてインダクタンス性を示すインピーダンスをもつオン時のPINダイオード4と直列共振になるように定められる。

【0044】第2の送信端子26は、コンデサ21、第2のローパスフィルタ72を介して第3のPINダイオード18のアノード側に接続され、この第3のPINダイオード18のカソード側は伝送線路65、コンデンサ66を介してグランドに、さらにコンデンサ12を介してダイプレサ1の第3の端子32に接続される。この伝送線路65は第2の受信信号の $\lambda_{Rx2}/4$ となるような線路長を持ちコンデンサ17を介して第2の受信端子25に接続される。

【0045】また第3のPINダイオード18のアノード側は伝送線路65の受信端子側に接続されている。また、伝送線路65と第2の受信端子25との間には、設置との間に第4のPINダイオード14が配置されており、PINダイオード14のカソード側はコンデンサ15及びコイル16より構成される並列共振回路42が配置されている。このPINダイオード14、18にバイアス電流を与えスイッチ素子としてON/OFF動作させるために、第2の制御端子28が、PINダイオード18のアノード側に、抵抗20とコイル19が接続される。ここでコンデンサ12はPINダイオードに流れるバイアス電流がダイプレクサ1およびダイプレクサ1の一部を介してグランドまたは高周波スイッチング回路の外に流れ出すことを防止するためのカップリングコンデンサであり、コンデンサ17、21はPINダイオードに流れるバイアス電流が高周波スイッチング回路の外に流れ出すことを防止するためのカップリングコンデンサである。第2のローパスフィルタ42は第2の送信信号の周波数を通過帯域内にもち、送信回路で発生する第2の送信信号の高調波成分を阻止するようにしたものである。

【0046】第2のローパスフィルタ72は、アンテナ端子側からみたインピーダンス $Z_{LPF2ANT}$ が第2のローパスフィルタの第2の送信端子側からみたインピーダンス $Z_{LPF2Tx2}$ より小さくなっている。

【0047】コイル19は第2の制御端子28と第2の送信端子26間をハイインピーダンスに保ち送信信号が制御端子28に流れることを防ぐために用いられる。並列回路を構成しているコンデンサ15及びコイル16は第2の送信端子26に入力される送信信号の周波数にお

いて並列回路と第2の送信端子26に入力される送信信号の周波数においてインダクタンス性を示すインピーダンスをもつオン時のPINダイオード14と直列共振になるように定められる。アンテナ端子22はダイプレクサ1の第1の端子30に接続される。

【0048】ここで、コンデンサ2と伝送線路53の間からみたダイプレクサ側のインピーダンスを Z_{d2} 、コンデンサ12と伝送線路65の間からみたダイプレクサ側のインピーダンスを Z_{d3} 、第1の受信端子23からみた受信回路のインピーダンスを Z_{Rx1} 、第1の送信端子24からみた送信回路のインピーダンスを Z_{Tx1} 、第2の受信端子25からみた受信回路のインピーダンスを Z_{Rx2} （抗分のみでリアクタンス分は0）、第2の送信端子側からみた送信回路のインピーダンスを Z_{Tx2} （抗分のみでリアクタンス分は0）とすると、第1の送信信号の周波数においてコンデンサ2と伝送線路53の間からみたダイプレクサ側のインピーダンスをオン時の第1のPINダイオード8と第1のローパスフィルタ71の直列接続においてPINダイオード8からみた第1の送信端子側のインピーダンスと整合するようにしており、また第1の受信信号の周波数において、伝送線路53及び伝送線路54の特性インピーダンス Z_{SL1} は $Z_{SL1} = (Z_{d2} \times Z_{Rx1})^{1/2}$ 、（ただし周波数は第1の受信信号の周波数）の関係が成り立つようにしている。

【0049】また第2の送信信号の周波数においてコンデンサ12と伝送線路65の間からみたダイプレクサ側のインピーダンスをオン時の第1のPINダイオード18と第2のローパスフィルタの直列接続においてPINダイオード18からみた第2の送信端子側のインピーダンスと整合するようにしており、また第2の受信信号の周波数において、伝送線路65の特性インピーダンス Z_{SL2} は $Z_{SL2} = (Z_{d3} \times Z_{Tx2})^{1/2}$ 、（ただし周波数は第1の受信信号の周波数）の関係が成り立ち、またコンデンサ66と1端をショートした伝送線路65の並列回路の並列共振周波数が第2の送信信号の周波数と同じになるようにコンデンサ66の容量に調整している。

【0050】この回路において第1の送信信号の送信時において、第1の制御端子27より加えた正の電圧により第1、第2のPINダイオード8、4はバイアス電流が流れON状態となり、第1の送信信号の周波数において、第1の送信端子24とダイプレクサ1の第2の端子31間は第1のPINダイオード8、第1のローパスフィルタ41によりほとんど損失がなく接続される。

【0051】またダイプレクサ1の第2の端子31と第1の受信端子23間の第1の伝送線路53は、第2のPINダイオード4及び並列回路により接地されるためにショートスタブとして動作するが、この第1の伝送線路が第1の送信信号での送信線路の $\lambda/4$ となるような線路長を持つためにダイプレクサ1の第2の端子31と第1の受信端子23間が高インピーダンス状態になりダイ

プレクサ1の第2の端子31と第1の受信端子23間は切り離された状態になる。

【0052】したがって第1の送信端子24に入力された第1の送信信号は第1の受信端子24にほとんど流れない。

【0053】第1の送信信号の周波数において、コンデンサ2と伝送線路53の間からみたダイプレクサ側のインピーダンスを、オン時の第1のPINダイオード8と第1のローパスフィルタ71の直列接続されており、PINダイオード8からみた第1の送信端子側のインピーダンスと整合するようになっているため、ダイプレクサ1の第2の端子31にほとんど流れ、かつ第1の送信信号の高調波成分は第1のローパスフィルタ41により阻止される。このため、ダイプレクサ1の第2の端子31に入力された第1の送信信号はダイプレクサ1の第1の端子30を介してアンテナ端子22に出力される。

【0054】また、第2の送信信号の送信時において、第2の制御端子28より加えた正の電圧により第3、第4のPINダイオード18、14はバイアス電流が流れオン状態となり、第2の送信信号の周波数において、第2の送信端子26とダイプレクサ1の第2の端子32間は、第3のPINダイオード18、第2のローパスフィルタ42によりほとんど損失がなく接続される。また、ダイプレクサ1の第3の端子32と第2の受信端子25は、その間の伝送線路65が第4のPINダイオード14及び並列回路（コンデンサ16、インダクタ15）より接地されるために片側ショートの伝送線路として動作する。この片側ショート伝送線路とコンデンサ66の並列回路の並列共振周波数が第2の送信信号の送信周波数となっているために、第2の送信信号の周波数ではダイプレクサ1の第3の端子32と第2の受信端子25間は高インピーダンス状態になり、ダイプレクサ1の第3の端子32と第1の受信端子25間は切り離された状態になる。したがって第2の送信端子26に入力された第2の送信信号は、第2の受信端子25にほとんど流れない。第2の送信信号の周波数では、コンデンサ12と伝送線路65の間からみたダイプレクサ側のインピーダンスを、オン時の第1のPINダイオード18と第2のローパスフィルタ72の直列接続においてPINダイオード18からみた第2の送信端子側のインピーダンスと整合するようにしているためダイプレクサ1の第3の端子32にほとんど流れ、かつ第2の送信信号の高調波成分は第2のローパスフィルタ42により阻止される。そして、ダイプレクサ1の第3の端子32に入力された第2の送信信号はダイプレクサ1の第1の端子30を介してアンテナ端子22に出力される。

【0055】また、第1の受信信号の受信時には第1の制御端子27に負の逆バイアス電圧を加えるか、LOW状態として第1、第2のPINダイオード8、4を共にオフさせることで、第1、第2のPINダイオード8、

4は低容量成分になり、かつコンデンサ2と伝送線路53の間からみたダイプレクサ側のインピーダンス Z_{d2} と第1のローパスフィルタ71のアンテナ端子側からみたインピーダンス $Z_{LPF1ANT}$ が低いため、第1の送信端子24とダイプレクサ1の第2の端子31間を切断状態とする。また、ダイプレクサ1の第2の端子31と第1の受信端子23間の第1の伝送線路53及びPINダイオード4が低容量成分であり、かつ伝送線路53と伝送線路54の線路長の和が第1の受信信号の $\lambda_{Rx1}/4$ であり、また第1の受信信号の周波数において、伝送線路53及び伝送線路54の特性インピーダンス Z_{SL1} は $Z_{SL1} = (Z_{d2} \times Z_{Rx1})^{1/2}$ のためインピーダンス整合しており、ダイプレクサ1の第2の端子31と第1の受信端子23間はほとんど損失がなく接続される状態となる。

【0056】したがってダイプレクサ1の第2の端子31に入力された第1の受信信号は第1の送信端子23にほとんど流れずに第2の受信端子23に伝送される。

【0057】第2の受信信号の受信時には第2の制御端子28に負の逆バイアス電圧を加えるか、LOW状態として第3、第4のPINダイオード18、14を共にオフさせることで、第3、第4のPINダイオード18、14は低容量成分になり、第3のPINダイオード18の低容量成分のため、かつコンデンサ2と伝送線路65の間からみたダイプレクサ側のインピーダンス Z_{d3} と第2のローパスフィルタ72のアンテナ端子側からみたインピーダンス $Z_{LPF2ANT}$ が低いため、第2の送信端子26とアンテナダイプレクサ1の第3の端子32間を切断状態とする一方、ダイプレクサ1の第3の端子32と第2の受信端子25間はダイプレクサ1の第3の端子32と第2の受信端子25間の伝送線路65及びPINダイオード14が低容量成分のため、かつ伝送線路65の線路長が第2の受信信号の $\lambda_{Rx2}/4$ であり、また第2の受信信号の周波数において、伝送線路65の特性インピーダンス Z_{SL2} は $Z_{SL2} = (Z_{d3} \times Z_{Rx2})^{1/2}$ のためインピーダンス整合しており、ほとんど損失がなく接続される状態となる。したがってダイプレクサ1の第3の端子32に入力された第2の受信信号は第2の送信端子26にほとんど流れずに第2の受信端子25に伝送される。

【0058】以上のように第1の制御端子27に加える電圧により送受信制御回路はアンテナ端子22と第1の送信端子24、第1の受信端子23間の接続を切り替え、第2の制御端子28に加える電圧により、アンテナ端子22と第2の送信端子26、第2の受信端子25間の接続を切り替え、かつ第1、第2の送信信号の高調波成分を阻止する送受信制御回路として動作する。

【0059】また、図2として、本発明の送受信制御回路の一例を示す。この例は第1の送信信号の周波数 f_{Tx1} が、第1の受信信号の周波数 f_{Rx1} よりも低く、第2

の送信信号の周波数 f_{Tx2} が第1の受信信号の周波数 f_{Rx2} よりも低い場合の例である。この回路においては、第1の伝送線路55の線路長が第1の受信信号の $\lambda_{Rx1}/4$ であり、第2のPINダイオード4が第1の伝送線路55の第1の受信端子23側の点とグラウンド電極間に接続されている。また、第2の伝送線路の線路長が第2の受信信号の $\lambda_{Rx2}/4$ であり、第4のPINダイオード14が第2の伝送線路65の第2の受信端子25側の点とグラウンド電極間に接続されている。

10 【0060】また、図3として本発明の送受信制御回路の一例を示す。この例は第1の送信信号の周波数 f_{Tx1} が第1の受信信号の周波数 f_{Rx1} よりも高く、第2の送信信号の周波数 f_{Tx2} が第1の受信信号の周波数 f_{Rx2} よりも高い場合の例である。

【0061】第1の伝送線路の線路長が第1の受信信号の $\lambda_{Rx1}/4$ であり、第2のPINダイオードが第1の伝送線路のダイプレクサ側からみて第1の送信信号の $\lambda_{Tx1}/4$ の線路長の点とグラウンド電極間に接続され、また第2の伝送線路の線路長が第2の受信信号の $\lambda_{Rx2}/4$ であり、第4のPINダイオードが第2の伝送線路のダイプレクサ側からみて第2の送信信号の $\lambda_{Tx2}/4$ の線路長の点とグラウンド電極間に接続される。

20 【0062】また、図4として本発明の送受信制御回路の一例を示す。この例は第1の送信信号の周波数 f_{Tx1} が第1の受信信号の周波数 f_{Rx1} よりも低く、かつ第2のスイッチング回路が従来の回路の場合の例である。

【0063】また、図5として本発明の送受信制御回路の一例を示す。この例は第1の送信信号の周波数 f_{Tx1} が第1の受信信号の周波数 f_{Rx1} よりも高く、かつ第2のスイッチング回路が従来の回路の場合の例である。説明は省略する。

【0064】

【実施例】図5に示す本発明の送受信制御回路を作製した。基板として比誘電率10、基板高さ0.1mmのものを用いた。また第1の送信信号の周波数帯を880~915MHz、第1の受信信号の周波数帯925MHz~960MHz、第2の送信信号の周波数帯を1710~1800MHz、第2受信信号の周波数帯1805~1880MHzとした。

40 【0065】第1、第2の送信端子24、26からみた送信回路のインピーダンスを50Ω、アンテナ端子からみたアンテナのインピーダンスを50Ω、第1、第2の受信端子からみた受信回路のインピーダンスを50Ωとし、第1、第3のPINダイオード8、18からダイプレクサをみたインピーダンスがそれぞれの送受信信号にて40Ωとなるようなダイプレクサを用いた。また伝送線路55、13としてストリップ線路を用い特性インピーダンス $Z_{SL} = (40 \times 50)^{1/2} \approx 44.7\Omega$ とし、伝送線路55の長さは約25mm、伝送線路65の長さは約12.5mmとした。またコンデンサ55、65は

それぞれ0.3pF、0.2pFとした。

【0066】またPINダイオード8、18としてはオフ時の等価容量が0.2pF程度のものを使用した。ここで第1の受信信号の受信時におけるANT端子から第1の送信端子の漏れは21.2dBであり、第2の受信信号の受信時におけるANT端子から第2の送信端子の漏れは15.03Bであった。図10の従来の送受信制御回路では、第1の受信時におけるANT端子から第1の送信端子24の漏れは18.3dBであり、第2の受信時におけるANT端子から第2の送信端子26の漏れは13.4Bであった。また図2の本発明の送受信制御回路では、第1の受信時における損失が1.17dB、第2の受信時における損失1.37dBであり、従来の送受信制御回路では、同じく損失が1.19dB、第2の受信時における損失1.38dBであった。

【0067】

【発明の効果】本発明の送受信制御回路は、受信時においてANT端子から送信端子への受信信号の漏れが少ないため、ANT端子から受信端子間の挿入損失が小さい。

【図面の簡単な説明】

【図1】本発明の送受信制御回路の一例の回路図である。

【図2】本発明の送受信制御回路の一例の回路図である。

【図3】本発明の送受信制御回路の一例の回路図である。

【図4】本発明の送受信制御回路の一例の回路図である。

【図5】本発明の送受信制御回路の一例の回路図である。

【図6】オフ時のダイオードを入出力間に挿入した等価回路図

【図7】オフ時のダイオードのアイソレーションの説明図

【図8】伝送線路による整合回路の説明図

【図9】一般的な送受信制御回路の構成図である。


【図10】従来の送受信制御回路の回路図である。

【図11】従来の送受信制御回路の回路図である。


【符号の説明】

- 1・・・ダイプレクサ
2、6、7、11、12、16、17、21・・・コンデンサ
3、13、53、54、55、63、64、65・・・伝送線路
4、8、14、18・・・PINダイオード
5、9、15、19・・・コイル
10、20・・・抵抗器
22・・・ANT端子
23・・・第1の受信端子
24・・・第1の送信端子
25・・・第2の受信端子
26・・・第2の送信端子
27・・・第1の制御端子
28・・・第2の制御端子
30・・・ダイプレクサの第1の端子
31・・・ダイプレクサの第2の端子
32・・・ダイプレクサの第3の端子
41、42、71、72・・・ローパスフィルタ
C100・・・オフ時のダイオード
30 Term1、Term2・・・入出力抵抗
V100・・・電源


【図1】




【図2】




【図6】




【図7】




【図3】




【図4】




【図8】




【図5】



【図9】



【図10】



【図11】

